品牌：ON/安森美型号：4026
area class="lazyLoad"> 集成电路(IC)的静电放电(ESD)强固性可藉多种测试来区分。最普遍的测试类型是人体模型(HBM)和充电器件模型(CDM)。这两种ESD测试类型旨在揭示包含基本ESD控制的制造环境下，电路在ESD应力下的存续情况如何。HBM是应用最久的ESD测试，但工厂ESD控制专家普遍认为，在现代高度自动化的组装运营中，CDM是更重要的ESD测试。CDM应力的大小会随着器件的尺寸而变化。有关CDM的“传统智慧”更认为不需要测试尺寸极小的集成电路，因为峰值电流快。
首先，门极-源极间电压以0V时考虑（VGS =0）。在此状态下漏极-源极间电压VDS 从0V增加，漏电流ID几乎与VDS 成比例增加，将此区域称为非饱和区。VDS 达到某值以上漏电流ID 的变化变小，几乎达到一定值。此时的ID 称为饱和漏电流（有时也称漏电流用IDSS 表示。与此IDSS 对应的VDS 称为夹断电压VP ，此区域称为饱和区。
其次在漏极-源极间加一定的电压VDS (例如0.8V)，VGS 值从0开始向负方向增加，ID 的值从IDSS 开始慢慢地减少，对某VGS 值ID =0。将此时的VGS 称为门极-源极间遮断电压或者截止电压，用VGS (off)示。n沟道JFET的情况则VGS (off) 值带有负的符号,测量实际的JFET对应ID =0的VGS 因为很困难,在放大器使用的小信号JFET时,将达到ID =0.1-10μA 的VGS 定义为VGS (off) 的情况多些。
STP65NF06
area>
